單片機控制板的設計原則

1. 元器件布局的考慮

元器件布局時,應該把相互有關的元件盡量放得近一些。例如,時鐘發生器、晶振、CPU的時鐘輸入端都易產生噪音,在放置的時候應該把它們靠近些。對于那些易產生噪聲的器件、小電流電路、大電流電路、開關電路等,應盡量使其遠離單片機的邏輯控制電路和存儲電路(ROM、RAM);如有可能,則將這些電路另外制成電路板,會更加有利于抗干擾,提高電路工作時的可靠性。

2. 去耦電容的設置

盡量在關鍵元件,如ROM、RAM等芯片旁邊安裝去耦電容。實際上,印制電路板走線、引腳走線和接線等都可能含有較大的電感效應。大的電感可能在VCC走線上引起嚴重的開關噪聲尖峰,防止其產生的唯一方法是在VCC與電源地之間安放一個0.1μF的去耦電容。如果電路板上使用的是表面安裝零件,則可以用片狀電容直接緊靠著元件,在VCC引腳上固定。最好是使用瓷片電容,因為這種電容有較低的靜電損耗(ESL)和高頻阻抗,另外這種電容在溫度和時間上的介質穩定性也很不錯。盡量不要使用鉭電容,因為它在高頻下的阻抗較高。

另外在安放去耦電容時需要注意以下幾點:

a. 在印制電路板的電源輸入端跨接100μF左右的去耦電容;如果體積允許,電容量大一些更好。

b. 原則上每個集成電路芯片的旁邊都需要放置一個0.01μF的瓷片電容;如果電路板的空隙太小而放置不下,可以每10個芯片左右放置一個1~10μF的鉭電容。

c.  對于抗干擾能力弱的、關斷時電流變化大的元件和RAM、ROM等存儲元件,應該在電源線(VCC)和地線之間接入去耦電容。

d. 電容的引線不要太長,特別是高頻旁路電容不能帶引線。

3. 接地線的處理

在這種電路中地線的種類有很多(有系統地、屏蔽地、邏輯地、模擬地等),地線布局是否合理,將決定整個電路的抗干擾能力。在設計地線和接地點的時候,應該考慮以下問題:

a. 邏輯地和模擬地要分開布線,不能合用,將它們各處的地線分別與相應的電源地線相連。設計時,模擬地線應盡量加粗,而且盡可能加大引出端的接地面積。一般來講,對于輸入輸出的模擬信號,與單片機電路之間最好通過光耦進行隔離。

b. 在設計邏輯電路的印制板時,其地線應構成閉環形式,可提高電路的抗干擾能力。

c. 地線應盡量粗。如果地線很細,則地線電阻將會很大,造成接地電位隨電流的變化而變化,致使信號電平不穩、電路的抗干擾能力下降。在布線允許的情況下,要保證主要地線的寬度至少在2~3mm,元件引腳上的接地線應在1.5mm左右。

d. 要注意接地點的選擇。當板上信號頻率低于1MHz時,由于布線和元件之間的電磁感應影響很小,而接地電路形成的環流對于干擾的影響較大,所以要采用一點接地,使其不形成回路。當電路板上信號頻率高于10MHz時,由于布線的電感效應明顯,地線阻抗變得很大,此時接地電路形成的環流就不再是主要問題了,所以應采用多點接地,盡量降低地線阻抗。

e. 電源線的設置除了要根據電流的大小盡量加粗線寬度外,布線時還應使電源線、地線的走線方向與數據線的走線方向一致。此外,還可用地線將電路板的底層沒有走線的地方鋪滿,這些方法都有助于增強電路的抗干擾能力。

4. 數據線寬度選擇

數據線的寬度也應盡可能寬,以減小阻抗。至少不小于0.3mm,如果采用0.46mm或者更大,則更為理想。

5. 電路板過孔的處理

由于電路板的過孔會帶來約10pF的電容效應,對于高頻電路,將會引入太多的干擾,所以在布線的時候應該注意。