單片機方案開發硬件抗干擾設計方法

日期：2018-06-28 / 人氣： / 來源：www.dqzjxw.cn

電氣干擾影響單片機方案可靠安全運行，電氣干擾有來自外部的因素，也有單片機方案自身的原因，并受系統結構設計、元器件選擇和安裝、制造工藝影響。這些干擾因素常會導致單片機方案運行失常，造成數據搓搓、控制失靈、程序失常等問題。

干擾對單片機的影響

電氣干擾對單片機方案的影響，電氣干擾會對單片機造成什么后果

增大數據誤差

干擾侵入單片機方案的輸入通道，使模擬信號失真，數字信號出錯。系統采集到這些失真的輸入信息，以此作出的反應必然是錯誤的。

控制狀態失靈

一般控制狀態的輸出多半是通過單片機方案的后向通道。由于控制信號輸出較大，所以不易直接受到外界干擾。但是在單片機控制系統中，控制狀態輸出常常是依據某些條件狀態的輸入和條件狀態的邏輯處理結果。在這些環節中，由于干擾的侵入，都會造成條件狀態偏差、失誤，致使輸出控制誤差加大，甚至控制失常。

數據干擾變化

在單片機方案中，程序及表格、常數均存放在EPROM或EEPROM中，這樣雖然避免了程序指令及表格、常數受干擾破壞，但片內RAM、外部擴展RAM以及片內各種特殊功能寄存器等狀態都有可能受外來干擾而變化。根據干擾串入渠道，受干擾的數據性質不同，系統受損壞的狀況不同，有的造成數值誤差，有的使控制失靈，有的改變程序狀態，有的改變某些部件（如串行端口等）的工作狀態，還有的可能破壞與中斷有關的專用寄存器內容，從而改變中斷設置方式，關閉某些有用中斷，打開某些未使用中斷，引起意外的非法中斷。

程序運行失常

單片機方案受到干擾后，使三總線上的數字信號錯亂，從而引發一系列后果。CPU得到錯誤的數據信息，使運行操作數失真，導致結果出錯，并將這個錯誤一直傳遞下去，形成一系列錯誤。CPU得到錯誤的地址信息后，引起程序計數器PC出錯，使程序運行離開正常軌道，導致程序失控、程序出錯、死循環、系統癱瘓。

產生對單片機干擾的因素

干擾源

指產生干擾的元器件、設備或信號。如雷電、繼電器、可控硅、電機、高頻時鐘等都可能成為干擾源

傳播路徑

指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導線的傳導和空間的輻射

敏感器件

指容易被干擾的對象，如A/D和D/A轉換器、單片機、數字IC、弱信號放大器等。

單片機抗干擾方法

抑制干擾源

抑制干擾源是單片機方案開發抗干擾設計中最優先考慮和最重要的措施

繼電器線圈增加續流二極管，消除斷開線圈時產生的反電動勢干擾。續流二極管會使繼電器的斷開時間滯后，增加穩壓二極管后繼電器在單位時間內可動作更多的次數。

在繼電器接點兩端并接火花抑制電路（一般是RC串聯電路，電阻一般選幾K到幾十K，電容選0.01uF），減小電火花影響。
給電機加濾波電路，注意電容、電感引線要盡量短。
電路板上每個IC要并接一個0.01μF～0.1μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯電阻，會影響濾波效果。
布線時避免90度折線，減少高頻噪聲發射。
可控硅兩端并接RC抑制電路，減小可控硅產生的噪聲（這個噪聲嚴重時可能會把可控硅擊穿的）。

切斷干擾傳播路徑

干擾按其傳播路徑可分為傳導干擾和輻射干擾兩類。所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線將它們隔離或者在敏感器件上加屏蔽罩。

干擾屏蔽箱

采用粗導線作為電源連接線；
地線應盡量短而直接走線；
對于插件式線路板，應多給電源線、地線分配幾個沿插頭方向均勻分布的插針；
單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的干擾；
如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離；
注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地并固定；
電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源（如電機、繼電器）與敏感元件（如單片機）遠離；
用地線把數字區與模擬區隔離。數字地與模擬地要分離，最后在一點接于電源地。A/D、D/A芯片布線也以此為原則；
單片機和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣；
在單片機I/O口、電源線、電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環、電源濾波器、屏蔽罩，可顯著提高電路的抗干擾性能。

提高敏感器件的抗干擾性能

提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲的拾取，以及從不正常狀態盡快恢復的方法。提高敏感器件抗干擾性能的常用措施有：

布線時，盡量減少回路環的面積，以降低感應噪聲；
布線時，電源線和地線要盡量粗，降低耦合噪聲；
對于單片機閑置的I/O口，不要懸空，要接地或接電源，其他IC的閑置端在不改變系統邏輯的情況下接地或接電源；
對單片機使用電源監控及看門狗電路；
在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路；
IC器件盡量直接焊在電路板上，少用IC座

印刷電路板采用抗干擾設計

印刷電路板是單片機方案中器件、信號線、電源線的高密度集合體。印刷電路板設計得好壞對抗干擾能力影響很大，故印刷電路板設計決不單是器件、線路的簡單布局安排，還必須符合抗干擾的設計原則。

地線設計

在工作頻率小于1MHz的低頻電路中，要單點接地；頻率大于10MHz時，要多點接地；
數字地和模擬地分開設計，在電源端與兩種地線相連，且地線應盡量加粗。

電源線設計

電源線除了要根據電流的大小，盡量加粗導體寬度外，還應使電源線、地線的走向與數據傳遞的方向一致，這將有助于增強抗噪聲能力。

去耦電容配置

在印刷電路板的各個關鍵部位配置去耦電容應視為印刷電路板設計的一項常規做法。
電源輸入端跨接10～100/µF的電解電容器。如有可能，接100µF以上更好；
原則上每個集成電路芯片都應安置一個0.1～0.01µF的瓷片電容，如遇印刷電路板空隙小裝不下時，可每4～10個芯片安置一個1～10µF的限噪聲用電容器（鉭電容器）。這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內阻抗小于1?，而且漏電流很小（0.5µA以下）；
對于抗噪聲能力弱、中斷時電流變化大的器件和ROM、RAM存儲器件，應在芯片的電源線（VCC）和地線（GND）間直接接入去耦電容；
電容引線不能太長，特別是高頻旁路電容不能帶引線。

印刷電路板的尺寸與器件布置

印刷電路板大小要適中。PCB板過大阻抗增加，抗干擾能力下降；過小易受鄰近線條干擾；
器件布局把相互有關的器件盡量放得靠近些，以獲得較好的抗噪聲效果；
時鐘發生器、晶振和CPU的時鐘輸入端都易產生噪聲，要相互靠近些；
易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離計算機邏輯電路，如有可能應另做電路板；
電路板要考慮在機箱中放置的方向，將放熱量大的器件放置在上方。

其他常用抗干擾措施

交流端用電感、電容濾波，去掉高頻、低頻干擾脈沖；

變壓器雙隔離措施；

次級加低通濾波器，吸收變壓器產生的浪涌電壓；

采用集成式直流穩壓電源；

I/O采用光電、磁電、繼電器隔離；

通信線用雙絞線，排除平行互感；

加復位電壓檢測電路；